


集積回路設計期末試験

2004. 7.26 担当 國枝博昭

[1] 図の nMOS ドラッグトランジスタからなる回路について以下の間に答えよ。

- (1) CMOS 相補型回路を示せ。
- (2) CMOS 相補型回路の特徴を述べよ。
- (3) この CMOS 回路の論理関数を示せ。
- (4) 同じ論理関数をもつ擬似 nMOS 回路を示せ。
- (5) CMOS 相補型回路は非比率型論理と呼ばれ、nMOS 回路は比率型論理と呼ばれる理由を述べよ。
- (6) 各 nMOS ドラッグトランジスタのオン抵抗を $10K\Omega$ とするとき、立ち下り時間を決めるオン抵抗を求めよ。
- (7) 図の nMOS 部分のレイアウト図を簡単に示せ。



[2] 右の真理値表で示された論理関数について以下の間に答えよ。

- (1) 上の真理値表を表す PLA を設計し、結果は接続表で示せ。

X 1	X 2	X 3	Y 1	Y 2
0	0	0	0	0
0	0	1	0	1
0	1	0	1	1
0	1	1	1	1
1	0	0	0	0
1	0	1	0	0
1	1	0	1	1
1	1	1	1	0

- (2) Y 1 および Y 2 を表す論理関数を示せ。

- (3) ステートマシン（有限状態機械）をフリップフロップと PLA で構成する場合、(X 1, X 2) を有限状態機械の状態、X 3 を外部入力としたときの構成法を示せ。

- (4) (3) のステートマシンの状態遷移図を示せ。

- (5) 組み合わせ論理の ROM を用いた構成について上の論理関数を例に説明せよ。また、マイクロプログラム方式ステートマシンの構成法との関係について述べよ。

[3] 次の論理関数のレイアウトについて以下の間に答えよ。ただし、入力は、A_i, B_i, C_i で出力は C_{i+1}, S_i である。

$$P_i = A_i \oplus B_i$$

$$G_i = A_i \cdot B_i$$

$$C_{i+1} = P_i C_i + G_i$$

$$S_i = P_i \oplus C_i$$

- (1) この論理関数は何か。
- (2) 2 入力 1 出力の排他論理和、論理積、論理和のセルを利用して上記の回路を作成するとき、配線混雑度が最適になる 1 次元配置問題を求める。
- (3) P_i の 0 縮退故障を判定するテストベクトルを求めよ。